本书深入浅出地介绍如何运用SystemVerilog在RTL级和系统级进行硬件建模设计。书中列举的大量实例均通过了硬件验证，并且是可综合的。通过这些实例的学习，读者可加深对SystemVerilog的理解。由于SystemVerilog将逐渐成为主导的HDL，因此本书的内容对现在及将来的硬件设计师、架构师和验证工程师均有很高的实用价值。

本书是介绍SystemVerilog(Verilog-2005)的实用图书。书中深入浅出地介绍SystemVerilog相比于Vetilog新增加的特性，包括新的数据类型、操作符、过程块语句以及适于SoC设计的接口结构，这些新增加的特性大大提高Verilog的高层抽象能力，弥补Verilog底层描述能力强但系统级描述能力弱的缺点。为了进一步说明这些新的数据类型、操作符和过程语句，本书对Verilog语句中的数据类型、操作符以及过程语句的仿真行为进行深入的分析，以便于读者加深对Verilog的理解。此外，本书还介绍Sys—ternVei。ilog增加的一些系统连接描述方法，相对于Verilog-2001，这些方法可以进_步简化系统连接，提高设计效率。本书提供许多代码例子，这些例子可以从网上下载，有助于读者对SystemVerilog的学习。

本书可供具有一定Verilog基础的电路设计工程技术人员使用，同时可作为高等院校相关专业学生参考书。

第1章 SystemVerilog介绍

第2章 SystemVerilog声明的位置

第3章 SystemVerilog文本值和数据类型

第4章 用户自定义和枚举数据类型

第5章 数组、结构体和联合体

第6章 SystemVerilog过程块、任务和函数

第7章 过程语句

第8章 有限状态机建模

第9章 层次化设计

第10章 接口

第11章 一个完整设计的建模

第12章 行为级和交易级建模

附录A SystemVerilog形式定义(BNF)

附录B Verilog和SystemVerilog保留关键字

附录C SUPERLOG的历史，即SystemVerilog的开端