Verilog HDL语言是一种在专用集成电路设计领域具有广泛应用前景的硬件描述语言，于1995年被接纳为IEEE标准，标准编号为IEEE Std 1364—1995。Vefilog HDL语言可用于描述介于简单的门和完整的电子数字系统之间的数字系统模块，支持硬件设计开发、验证、综合和测试，硬件数据之间的通信，硬件数据的维护和修改。由于其简单、直观并富有效率，因此，已成为数字系统设计的首选语言，并成为综合、验证和布局布线技术的基础。利用Verilog HDL语言设计数字逻辑电路和数字系统的新方法，是电子电路设计领域的一次革命性的变化，也是2l世纪的IC设计工程师所必须掌握的专业知识。

本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及Verilog HDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器／计数器、乘法器／除法器、编码器，译码器、状态机、SPI Master Controller、12C Master controller、CAN Protocol Controller、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC—CPU等及各个实例模块相应的Testbench，所举实例具有很强的实用性和代表性，每个实例均给出了介绍、功能分析、程序代码和结果演示。

本书内容来自作者实际工作经验的总结及平常收集整理的相关资料，步骤详细，实例丰富，讲述循序渐进，是广大IC设计工程师、电子工程人员和高校师生不可多得的一本’Verilog HDL参考用书。

第1章 Verilog HDL基础知识

第2章 加法器/计数器实例

第3章 乘法器/除法器实例

第4章 编码器/译码器实例

第5章 状态机实例

第6章 SPI Master Controller实例

第7章 I2C Master Controller实例

第8章 CAN Protocol Controller实例

第9章 MemoPy模块实例

第10章 JPEG图像压缩模块实例

第11章 DES／AES加密模块实例

第12章 ATA主机控制器实例

第13章 8位RISC—CPU实例

缩略语

参考文献