Covered是一种Verilog代码覆盖率分析工具。可被用于确定好诊断测试套件覆盖下的设计测试。